FRMS関係ファイル

2017年12月30日

2017年12月15日

基板設計(バットディテクター)

バットディテクターの基板設計が完了した.

単三電池1個分の面積に納めるようにしたが,
試作回路に対して,アンプを2段追加したため,
スペース的にかなり厳しくなった.

とりあえずこれで基板製造の発注をした.



  


Posted by Tetsuji at 15:12Comments(0)

2017年12月12日

バットディテクター

知人からの相談がきっかけで,
新しい方式のバットディテクターを開発,試作した.

バットディテクターは,コウモリの出す超音波を可聴音に変換するもので,
主な方式として次の3種類のものが従来からある.

・ヘテロダイン式 (Heterodyne)
・フリークエンシーディビジョン式(Frequency Division:周波数分周式)
・タイムエキスパンション式(Time Expansion:時間軸延長式)
Wikiより.

これらの方式では,

・ヘテロダイン式
 チューニング操作による探索が必須.周波数が大きく異なるものは同時観測できない.
・周波数分周式
 レベルが最も高い信号しか観測できない.周波数以外の情報が失われる.
・時間軸延長式
 リアルタイムで観測できない.

といった短所がある.

今回開発したのものは,
超音波領域の信号のスペクトルを周波数方向に圧縮し
全てを可聴音の領域に詰め込む方法.
「スペクトラム圧縮式」としておく.
この方式では,従来方式の上記欠点が改善される.
つまり,チューニング操作不要で,
周波数に関わらず同時に複数対象を
リアルタイムに観測できる.



信号処理方法としては,下記のように2種類考えられる.
今回は,下の方法で試作をしてみた.






  


Posted by Tetsuji at 23:47Comments(0)

2017年03月14日

Si5351で直交信号

直交信号が得られると非常に有用なので,Si5351で試してみた.
MultiSynth のDelay機能を使えば,ch間の位相差(時間差)を設定できる.
結論としては,3MHz以上で直交信号を得ることができた.

サンプルコード(Si5351Aの設定に関する部分のみ)を修正しておいた.
ch0, ch1 に出力されるようになっている.

以下詳細.

Delayは,td= N/(4*fvco) ----(1)
で,N は,0~127の範囲で設定できる.

出力周波数は, fout=fvco/(M*R) ---- (2)
(M:MultiSynthの分周比,R:出力dividerの分周比)

90度位相差に相当するDelayは, td=1/(4*fout) ---- (3)

(1), (2), (3) より,
N=M*R

つまり,fvco と fout の比(fvco/fout )を設定すれば
90度の位相差となる.

ここでNの値として設定できるのが最大127まで,というのが制限になる.
fvcoの下限は375MHzであるから,
(fvco=fxtal*(a+b/c) で,a>=15, fxtal=25MHz.よって25*15=375 )

375/127≒2.95MHz.これが,直交信号が得られる下限となる.

ちなみに,VCO自体の周波数範囲は,
使用したチップの実測で 200MHz~1160MHz くらいあるようで,
意外と広帯域である.

3MHz時


7MHz時


14MHz時


21MHz時


28MHz時


50MHz時

  


Posted by Tetsuji at 21:26Comments(0)

2017年03月13日

Si5351

Clock Generator Si5351A搭載のモジュールを入手したので動かしてみた.
今回作成したサンプルコード
(Si5351Aの設定に関する部分のみ)を置いておく.

これだけで2.5kHz ~ 200MHzの任意の周波数を発生できる.
周波数分解能は出力周波数にもよるが,約6Hz(150MHz~200MHz時)
出力周波数が低いほど高分解能になる(Divider で分周するため).


7.000000MHz 出力

受信機でモニタした限りでは,通信に使えそうなC/Nではないかと思う.
矩形波なので高調波の問題はあるが,
受信用のローカルOSCとして使用するならこのままでいいかもしれない.

200.000000MHz 出力

こちらは,モニタできないので波形のみ観測.
100MHzのオシロなので,フィルタがかかってきれいな波形になっているが,
信号がおよそ200MHzで出ていることは確認できる.

位相も設定できるようなので,後日試してみたい.  


Posted by Tetsuji at 06:52Comments(0)

2017年02月08日

Harmony

PIC32の開発環境として,
今後はHarmony が推奨されているらしい.
古いものは切り捨てられていくだろうから,
新しものに手を出しておくに越したことはない.

使ってみたところ,初期化コード書く手間が省けたり,
ピンアサインを視覚的にできるのはありがたい.

ただ,準備されているライブラリを使うために,
マニュアルを読み解くのはかなり大変そうだ.

↓はとりあえず,動かしてみたところ

  


Posted by Tetsuji at 19:36Comments(0)

2017年02月07日

PIC32MZ EF

エフェクタの信号処理に使うCPUとして
PIC32MZ EFシリーズを選んでみた.
オーディオコーデックPCM3060と組み合わせて評価しようと思う.
内蔵SRAMが512kBということなので,
ディレイ時間がどれくらいとれるか微妙なところ.
サンプリング周波数とのトレードオフになる.





18MspsのADコンバータを内蔵しているので,
RF帯(といっても数MHzまで)の信号処理にも使えるかもしれない.  


Posted by Tetsuji at 15:27Comments(0)

2017年01月10日

TCL

長らく,TCLのサイトでFRMS等のファイル公開を行ってきたが,
今月末でサーバーがなくなるようなので,
ファイル一式を上記リンク先に移動しておいた.

2015年に,Tj Labを立ち上げたため,
TCLのサイトをどうしようか迷っていたが,
いい機会なので,そのまま消滅させようと思う.


  


Posted by Tetsuji at 14:16Comments(0)

2016年12月13日

超音波信号源


超音波トランスデューサを駆動するための信号源の製作依頼があった。
トランスデューサの中心周波数は約7MHz。
パルス変調が必要,とのことなので,
最小1周期分のデュレーションからパルス変調ができるようにした。  


Posted by Tetsuji at 21:42Comments(0)

2013年09月11日

DDSによる fractional N PLL

DDSを信号源として用いるには,いくつか課題がある.

100MHz以上の高いクロック周波数で動作するDDSの入手が容易になり,安定で高い周波数を発生させることが簡単にできるようになったが,その際,DDSのクロックの信号源が問題となる.

100MHz超える信号を出力可能な発振器の多くは内部がPLLであり,出力信号はジッタが多くそのままでは十分なC/Nが得られない.
100MHz以上でC/Nのよい信号を得るには,例えば,オーバートーン水晶発振回路やてい倍回路を準備する必要がある.

また,スプリアスの問題がある.
DDSの場合,高調波以外のスプリアスも多く存在するため,LCフィルタでは除去しきれない可能性がある.そのため,PLLと組み合わせるケースがよくみられる.

PLLと組み合わせるのであれば,DDSをfractional N divider としたPLLシンセサイザ
http://www.analog.com/static/imported-files/jp/data_sheets/AD9851_JP.pdf の図5)
とすれば,クロック信号源の問題は解決する.




図のように,DDSのクロックとしてVCOの出力信号(あるいはVCOの出力信号をプリスケーラで1/Pに分周したもの)を入力する.よって,高い周波数のクロック信号源を別に作る必要がない.

基準信号は,この例では1MHzとしている.この程度の周波数であれば,簡単な水晶発振でC/Nのよい信号が容易に作れる.

また,DDSの出力信号の最大周波数は,実用的にはクロックの1/3程度(理論的には1/2)であるが,
この構成であればDDSの最大クロック周波数以上の信号が得られるという利点がある.
つまり,最大クロック周波数が低めの安価なDDSが活用できることになる.さらにプリスケーラ次第でいくらでも高い周波数が得られる.

一般的なPLLシンセサイザと異なるのは,周波数が設定値Nに逆比例するということのみである.
  


Posted by Tetsuji at 21:02Comments(0)